半導體微縮退場出現嶄新情境,並非技術極限而是需求減少
  • 397
  • 出版日期
    01月30日, 2023
  • 作者
    小島郁太郎
    ;
    NIKKEI ELECTRONICS
前言

半導體製程微縮即將面臨瓶頸,以先進製程製作單晶片成本快速攀升。異質整合技術提供不同將不同功能、不同製程技術節點的小晶片整合在單一封裝的選擇,大幅降低高階晶片製造的成本,成為先進製程以外高效能運算晶片開發的重要技術方向。而在此趨勢下,半導體業界對於先進製程的依賴程度可能降低,導致價格昂貴的先進製程設備需求進一步下滑。

目錄
    從製程微縮轉向異質整合
    AMD領先,Intel落後
    分割晶片可將成本壓低40%
    製造技術進化
    受矚目之標準化啟動
    面對設計課題
    先進製程需求減少
    註釋
圖目錄
    圖一、光靠半導體製程技術無法因應
    圖二、異質整合案例
    圖三、異質整合專家討論
    圖四、相較於單晶片型態(左側),將晶片分割為4塊的型態(右側)更為有利
    圖五、適用「3D V-Cache」技術之MPU案例
    圖六、深度神經網路運算用處理器「Bow IPU」結構
    圖七、同步強調半導體製程(左側)及封裝(右側)
    圖八、使用樹脂中介層之2.5D異質整合
    圖九、3D異質整合技術案例
    圖十、同步適用2.5D及3D異質整合技術之案例
    圖十一、Universal Chiplet Interconnect Express(UCLe)簡介
    圖十二、異質整合設計課題案例
    圖十三、「Designing 3D-ICs in a 2D World」專家討論
    圖十四、異質整合設計之未來
表目錄
推薦報告
  • 以上研究報告資料係經由MIC內部整理分析所得,並對外公告之研究成果, 由於產業倍速變動、資訊的不完整,及其他不確定之因素,並不保證上述報告於未來仍維持正確與完整, 引用時請注意發佈日期,及立論之假設或當時情境,如有修正、調整之必要,MIC將於日後研究報告中說明。 敬請參考MIC網站公告之最新結果。
  • 著作權所有,非經本會書面同意,不得翻印或轉讓。
  • BACK
    評論此篇報告
    您的評論已送出
    我們會竭誠盡快地回覆您。
    分享此篇報告
    Facebook
    Line
    複製連結
    登入
    正式會員第一次使用,請輸入會員編號/會員密碼/Email,系統會偵測第一次使用,註冊/認證之後,即可上線使用

    不是會員?

    邀請您申請免費試閱聯絡我們